- 52 Japan Classification
- 19 Japan Patent Office

Japanese Utility Model Publication

JPO File No.

- 11 Japanese Utility Model Application Laid-Open No. 48-41159
- 43 Publication Date May 25, 1973

Request for Examination not requested (total 4 pages)

- 54 Charge-Coupled Semiconductor Device
- 21 Application No. 46-83995
- 22 Filing Date September 15, 1971
- 72 Inventor SATOH, Shuichi

Ha-9-507, Tamagawajutaku, 3-1, Somechi, Chofu-shi

71 Applicant Sony Corporation

6-7-35, Kitashinagawa, Shinagawa-ku, Tokyo

74 Representative Patent Attorney TSUCHIYA, Masaru (One other)

Then, applied are voltages of critical value or more allowing electrodes (21), (22), (23), (24), (25), (26) to hold charges. These voltages to be applied to the electrodes are different from each other and become gradually larger from the left-side electrode to the right-side electrode. The critical value voltage varies depending on the thicknesses of the silicon oxide layer (14) and the alumina layer (15). For example, when the critical value voltage is about 20 V, +50 V is applied to one electrode for one second and the other electrode are given voltages which differ from each other by several volts.

With the above-described structure, it becomes possible to shift carriers without using a clock, thereby enabling effective use in a simplified electronic device. In other words, this device can be used as a shift register, a delay circuit, a storage circuit configured to return outputs to the input side or the like.

## 19 日本国特許庁

9日本分類99(5) E 399(5) H 098(9) D 1297(7) C 6199(5) C 23

## 公開実用新案公報

@実開昭48-41159

庁内整理番号 6426-57 6513-57

6513-57 6372-56 6340-56 7113-57 ④公開 昭48(1973). 5.25

審査請求 未請求 (全4頁)

### 匈電荷結合形半導体装置

0)実

願 昭46-83995

23出

顋 昭46(1971)9月15日

⑩考 案 者 佐藤収一

調布市染地3の1多摩川住宅はの 9の507

切出 願 人 ソニー株式会社

東京都品川区北品川6の7の35


個代 理 人 弁理士 土屋勝 外1名


#### 匈実用新案登録請求の範囲

半導体基板上に電荷蓄積効果を有する絶縁層を 設け、階段状若しくは傾斜状に空乏層が形成され るように前記絶縁層の1部若しくは全部に電荷を 注入保持せしめ、前記電荷を注入保持せしめた絶 録層下において少数キャリアが方向性を具備して 移送されるように構成したことを特徴とする電荷 結合形半導体装置。


### 図面の簡単な説明

第1A図、第1B図及び第1C図は従来の電荷結合形素子を示す断面図、第2A図〜第2C図は本考案の実施例を示すものであつて、第2A図は電荷蓄積効果を有する絶縁層を形成した状態の断面図、第2C図は平面図、第3図は本考案の別の実施例を示す断面図である。また図面に用いられている符号において、11は半導体基板、12,12はP<sup>+</sup>形半導体領域、14はシリコン酸化物層、15はアルミナ層、21,22,23,24,25,26は電極、27は空乏層である。






## 第28図



## 第2C 図







実用新案登録願(2)

昭和 46年 9月 15日

特許庁長官 殿

1. 考案の名称

プンカ タタ サタ アク ヘン タタ メイ yタ + 電荷結合形半導体装置

2. 考 案 者

東京都調布市染地3の1多摩川住宅はの9の507

3. 実用新案登録出顛大

東京智品用区北品用6丁目7番35号 (218)ソニー 4 八 会 社 代表者 盛 田 昭 夫

4. 代 理 人 〒160

東京都新省区西新省7の11の15 ミヤコビル 選請東京 (03) 363 - 1466番

(6595) 弁理士 九 村 期

वि भि

(7215) 弁理七 高 野 則 次

5. 添附許類の目録

(1) 明 細 者 (1) (2) (4) 商 (1)

(3) 順 書 刷 4

(4) 公 15 株

) 1通

48-41159-01

:5

4

電極と半導体間に逆パイアス電圧を加えることによって空乏層を形成し、この空乏層を逆パイアス電圧のレペルによって制御し、電位の井戸を形成し、この電位の井戸が少数キャリアを捕えてこの少数キャリアを一方向に順次移動させるように構成した案子である。

既に知られている電荷結合素子の構成及びその動作を第1人図~第1C図に付き説明すれば、半導体基板(1)は低不純物濃度かつ低表面単位の例えば、形のシリコン基板であつて、この表面に1000A程度の治無層(2)、例えば8iO。層を具備している。

絶録 M(2) の上には Or-Au 等で形成された電極
(3) が数 M の 微小 ギャップを有して複数 個 直線状に
配列されている。 尚 との 図面では 理解を容易にするため に 各電極に G1、G2、・・・・・・G9 の 符号を付

が形成され、との電位の井戸 (5a) が注入した少数キャリア即ち正孔を捕える。

次に第1B図に示す如く、リード線 (6a)に-V。ボルト、リード線 (6b)に -V。ボルト、リード線(6c)に -V。ボルト、リード線(6c)に -V。ボルト、即ち電極 G1、G4、G7に -V。ボルト、電極 G2、G5、G8に -V。ボルト、電極 G3、G6、G9に -V。ボルト印加する。 尚各電圧の関係は V。>V。>V。
V.である。 このように逆パイアス電圧を加えれば、電極 G1と相隣る電極 G2との下部に電極 G1の下部よりも保い空乏層即ち深い電位の井戸 (5b)が形成されるため、電位の井戸 (5a)に捕えられていた正孔は電位の井戸 (5a)から (5b)に移動する。

次に更に正孔を右側に移動させるためには概1 C 図に示す如くリード線 (6a) にーV<sub>1</sub> ポルト、リー ド線 (6b) にーV<sub>2</sub> ポルト、リード線 (6c) にーV<sub>1</sub> ポル

されたものであつて、半導体基板上に電荷書積効 果を有する絶縁層例えばアルミナトシリコンオや サイド層若しくはナイトライド+シリコンオキサ イド層若しくはアルミナ層等の絶級層を設け、階 段状若しくは傾斜状に空乏層が形成されるように 前記熱級層の1部若しくは全部に電荷を注入保持 せしめ、前記電荷を注入保持せしめた絶象層下に おいて少数キャリアが方向性を有して移送される ように構成した電荷館合形半導体装置に係るもの である。とのように構成するととによつて駆動機 構を簡単にするととが出来る。

次に本考案を適用した電荷結合形半導体装置の実施例を図面に付き述べる。

本考案に基づく電荷結合形半導体装置を製作するために、まず第2A図に示す如く、N形シリコ

ヤップを約3 m程度とする。この結果会属電極一アルミナ層的ーシリコン酸化物層的一半導体基根 (II)とからなる層即ちMAO 8層が形成される。このMAO 8層はMと 8 との間に臨界値電圧以上のパイアスを加えることによつて電荷を蓄積保持することが出来る性質を有するものである。また P<sup>+</sup>形半導体領域(2)に電極(3)を設け、入力回路(3)を接続する。路(3)を接続する。

次に電極の20 四四四四四四四四四四四十る。 供わすることが 出来る降界値以上の電圧を印加する。 供この印加する電圧はそれぞれの電極に対してそれぞれ異なる値とし、左から右に進むに従つて高い値にする。 降界値電圧はシリコン酸化物層(4)とアルミナ層(19)との厚さによつて変化するが、例えば20ポルト ン形のFETと同じような状態となる。従って上述の如くシリコン酸化物層個とアルミナ層的との界面及びその近傍に電荷が書積されれば、第2B図に模式的に示す如く空乏層切が広がる。即ち電極の一路の電荷の量に応じて階段状に順次換くなるように形成されている。

次に上述の如く形成された發展の動作に付き述べる。今、入力回路の下に注入したとすれば、空泛から正孔を関極のの下に注入したとすれば、空泛層のが左側から右側に階段状に深くかつているので、正孔に方向性が与えられ、正孔は左側から右側にシフトする。そしてついに右側のP<sup>+</sup>形半球体領域のにまで移動し、出力回路ので正孔の到達を知ることが出来る。

上述の如くするととによつて、クロックを用い

散けられている。

上述の如く構成すれば、キャリアの注入と取り 出しをクロックで行うことが出来、前述の実施例 よりは正確となる。


以上本考案を実施例に基づいて説明したが本考 案は上述の実施例に限定されることなく本考案の 技術的思想に基づいて更に変形が可能であること は理解されるであろう。例えば少数キャリアの発 生若しくは注入方法をアパランシェ効果による方 法、光あるいは電子譲等を照射する方法等をとる ことも出来る。またアルミナ層(15)とシリコン酸化 物層(14の代りにナイトライド層とシリコン酸化物 麗とによる絶景膜等で形成することも出来る。ま た絶縁膜に対する電荷の蓄積を階段状とせずに傾 射状としてもよい。佝偻射状に電荷を蓄積するた

2 C 図は平面図、第 3 図は本考案の別の実施例を 示す断面図である。


また図面に用いられている符号において、(1)は 半導体基板、(12(13)は P<sup>+</sup> 形半導体領域、(14はシリコ ン酸化物層、(15はアルミナ層、(2)(23(24)23)33は電 極、(3)は空乏層である。

代理人土壓勝

# 第2A図



# 第2B図



#### 続 (自発) 手 補 IE

昭和47年12月13日

#### 特許庁長官 殿

事件の表示

昭和 46 年 與用新案登録節 第

- の名称 電荷結合形半導体裝
- 補正をする者 3.

事件との関係

住 所 (218) y =抹 沙 43

氏 名

代表者。 1.0 H 11/3

理 19 4.

> Œ 所

**7160** 

重点在智慧区间面包括中11015

压 名

(6595) 弁理上 土 **W**.

電話はたっぱるには点状温廉

跡 (他1名)。

- 補正命令の日付 5.
- 補正により増加する発明の数
- 補正の対象 7.
- 補正の内容 8.
  - | 第 5 頁 8 行の「3 拍駆動」を「3 相駆動」に訂正する。

を一方向ドクロックレスで転送することが出来る。」 を加入する。

- 以 上 -